 |
steev: raz-dwa-trzy, latch jest zły, za to flip-flop to swój chłop, projekt jest śliczny gdy synchroniczny, choć clock-enable to małe diablę... Argh. Chyba nadużyłem lektury o CPLD/FPGA. Będę miał cyfrowe koszmary :) |
| 2013/11/15 01:23:39 przez www, 1 ♥ |
Lubią to: ^funke, ♥